1現(xiàn)有的外設(shè)和CPU交互的方式

　　(1)中斷輸入輸出方式。當(dāng)出現(xiàn)來自系統(tǒng)外部，機(jī)器內(nèi)部，甚至處理機(jī)本身的任何例外的，或者雖然是事先安排的，但出現(xiàn)在現(xiàn)行程序的什么地方是事先不知道的事件時，CPU暫停執(zhí)行現(xiàn)行程序，轉(zhuǎn)去處理這些事件，等處理完成后再返回來繼續(xù)執(zhí)行原先的程序;該處理方式與CPU并行工作;數(shù)據(jù)的輸入和輸出都要經(jīng)過CPU;一般用于連接低速外圍設(shè)備。(2)直接存儲器訪問方式(DMA)。外圍設(shè)備與主存儲器之間建立直接數(shù)據(jù)通路，傳輸數(shù)據(jù)不需要CPU干預(yù);計(jì)算機(jī)系統(tǒng)以主存儲器為中心，主存儲器既可以被CPU訪問，也可以被外圍設(shè)備訪問;在外圍設(shè)備與主存儲器之間傳送數(shù)據(jù)不需要執(zhí)行程序，DMA傳輸方式只是減輕了CPU的工作負(fù)擔(dān);系統(tǒng)總線仍然被占用。特別是在傳輸大容量文件時，CPU的占用率可能不到10%，但是用戶會覺得運(yùn)行部分程序時系統(tǒng)變得相當(dāng)?shù)木徛�。主要原因就是在運(yùn)行這些應(yīng)用程序(特別是一些大型軟件)，操作系統(tǒng)也需要從系統(tǒng)總線傳輸大量數(shù)據(jù);故造成過長的等待時間。而且DMA方式不夠靈活，不具有可編程性。只適合一些高速的I/O設(shè)備和主存儲器交換數(shù)據(jù)。由于嵌入式設(shè)備體積小，資源比較局限，需要設(shè)計(jì)者盡量精簡系統(tǒng)內(nèi)核，只保留和系統(tǒng)功能緊密相關(guān)的軟、硬件，利用低的資源實(shí)現(xiàn)適當(dāng)?shù)墓δ埽�因此嵌入式設(shè)備的目標(biāo)是資源小，低功耗，高效率。針對以上cpu和外設(shè)通信的局限問題和嵌入式的發(fā)展趨勢，本設(shè)計(jì)提供一種面向低功耗應(yīng)用的微碼電路設(shè)計(jì)方法，在CPU等可編程模塊處于低功耗模式的時候，通過對事件觸發(fā)采取相應(yīng)的總線操作來代替原本處理器中斷例程的工作，爭取最大程度的降低功耗，并具備一定的可編程靈活性，減少了CPU的負(fù)擔(dān)，提高了芯片的處理事務(wù)的整體性能。

　　2模塊介紹

　　圖1為該設(shè)計(jì)頂層框圖。ahb_slv為總線配置信號，通過ahb總線對內(nèi)部寄存器與memory進(jìn)行配置。ahb_mst總線控制信號，通過ahb總線對外部地址空間進(jìn)行讀寫操作。Events為輸出事件信號，該信號來源是中斷或外部dma請求。ack為dma響應(yīng)。該設(shè)計(jì)總共分為4塊電路：事件觸發(fā)電路，指令存儲電路，指令譯碼與執(zhí)行電路，指令控制總線電路。事件觸發(fā)電路event_trigger，對外部事件進(jìn)行處理，該處理方式具有優(yōu)先級。指令存儲電路cmsdk_ahb_to_sram，兩塊片內(nèi)sram存儲指令,cpu通過總線事先對其中一塊sram填充。當(dāng)CPU或DMA不工作時，可以通過指令對另一塊sram進(jìn)行填充。指令譯碼與執(zhí)行電路operator_top，對sram中的數(shù)據(jù)進(jìn)行譯碼，通過狀態(tài)機(jī)完成指令到op接口讀寫的轉(zhuǎn)換。指令控制總線電路operator_top，op接口與ahb總線接口轉(zhuǎn)換。

　　2.1事件觸發(fā)電路

　　外部事件event具有優(yōu)先級，第127個event優(yōu)先級最高，第0個event優(yōu)先級最低。每個event有使能信號，由4個32bit寄存器控制。event通過上升沿采樣電路，輸出該event對應(yīng)的編號。

　　2.2指令存儲電路

　　通過總線對片內(nèi)3個sram存儲數(shù)據(jù)，其中一塊sram存儲指令首地址，另外兩塊sram存儲具體指令。圖4為總線讀寫sram時序。三塊sram均是cpu或者內(nèi)部operator模塊可以總線地址訪問。為了使指令存儲電路處理方便，將三塊sram所占cpu地址空間平均分配。

　　2.3指令譯碼與執(zhí)行電路

　　指令分為位操作，數(shù)據(jù)搬移操作，數(shù)據(jù)控制操作。有單周期指令，也有多周期指令。指令內(nèi)容存放在兩塊sram中。通過譯碼電路，得到當(dāng)前要執(zhí)行的指令，再通過狀態(tài)機(jī)，最終完成userinterface的讀寫。圖5狀態(tài)機(jī)就是不同指令間切換的操作。

　　2.4指令控制總線電路

　　利用狀態(tài)機(jī)，將operator接口讀寫操作轉(zhuǎn)換成標(biāo)準(zhǔn)ahb總線讀寫操作。各狀態(tài)解釋：IDLE:系統(tǒng)復(fù)位，狀態(tài)機(jī)處于空閑狀態(tài)。HOLD:當(dāng)ahb處于single操作時。外部總線請求req使能，但總線hready無效，處于HOLD狀態(tài)。該狀態(tài)完成htrans操作。DATA:當(dāng)ahb處于single操作時。總線hready有效。該狀態(tài)完成讀寫操作。NONSEQ_ADDR:當(dāng)ahb處于burst操作時。外部總線請求req使能，總線hready有效。該狀態(tài)完成burst操作的第一個地址相位。SEQ_ADDR:當(dāng)ahb處于burst操作時。總線hready有效。該狀態(tài)完成burst操作的后幾個地址相位以及數(shù)據(jù)相位。LAST_DATA:當(dāng)ahb處于burst操作時。總線hready有效。該狀態(tài)完成burst操作的最后一個數(shù)據(jù)相位。

　　3具體操作流程

　　該設(shè)計(jì)最大支持128個事件觸發(fā)，最大支持任務(wù)個數(shù)以TaskMemory容量為上限，多個事件也可以對應(yīng)同一任務(wù)，通過命令編碼支持多種語義的操作。event事件信號為中斷或握手信號(取上升沿)，event具備優(yōu)先級，event127為最高優(yōu)先級，event0為最低優(yōu)先級。當(dāng)event到來的時候，事件觸發(fā)電路event_trig會鎖存當(dāng)前到來的事件，并挑選最高優(yōu)先級的事件，對改事件進(jìn)行編號，將改編號作為table_memory的地址，進(jìn)行讀操作。在table_memory中尋找Task所在地址(首地址)，并壓入task_queue，并清除該鎖存狀態(tài)。當(dāng)task_queue滿的時候，產(chǎn)生中斷，報(bào)告cpu處理該錯誤。如果當(dāng)前事件還來不及加入隊(duì)列，又來了一次脈沖信號，則仍作為一次事件。event_trig還具備設(shè)置相應(yīng)位的enable/disable功能，由cpu配置。table_memory和task_memory均為可以在總線上尋址的memory，在進(jìn)入工作模式之前由cpu對這兩塊memory進(jìn)行初始化。當(dāng)進(jìn)入工作模式后，operator自動查詢隊(duì)列是否為空，如果不為空則彈出相應(yīng)地址，對task_memory從該地址開始取指令，直至取得操作碼為end作為任務(wù)結(jié)束標(biāo)志，并再次查詢是否隊(duì)列為空.

　　4指令和事件邏輯關(guān)系圖

　　部分微碼指令軟件實(shí)現(xiàn)見圖8。

　　5模塊配置流程

　　要想該設(shè)計(jì)在cpu不干預(yù)的情況下自動執(zhí)行，一些基本的初始化的東西可以由CPU初始化完成，也可以在task0里初始化完成，但是后續(xù)的一些配置比如清中斷操作必須在task里封裝成指令，然后由easy-master來完成，這樣就不需要cpu干預(yù)，后續(xù)的任務(wù)全部由easy-master來做，然后做好后通知CPU已完成。

　　6結(jié)束語

　　本文分析了外設(shè)—CPU交互方式的局限性和嵌入式設(shè)備的特點(diǎn)、趨勢，說明了微碼電路對事件觸發(fā)中斷處理、降低功耗、提高處理能力的作用。同時介紹該設(shè)計(jì)的各個部件。該設(shè)計(jì)綜合結(jié)果，相對于傳統(tǒng)DMA的面積，節(jié)省面積15%左右。對需求為低功耗、小面積的芯片來說，很有意義.

　　《低功耗應(yīng)用微碼電路設(shè)計(jì)研究》來源：《中國集成電路》，作者：伍駿 盧磊 劉少慶